MPU 2011

Universidade Federal do Rio Grande - FURG

10ª Mostra da Produção Universitária – MPU

Ciência, Tecnologia e Compromisso Social: um desafio para a Universidade

De 24 a 28 de outubro de 2011

Projeto de um somador tolerante a falhas com baixo consumo de potência

Nome dos autores:

Alexandra L.  Zimpeck, Braian Könzgen, Ygor Aguiar, Cristina Meinhardt e Paulo F. Butzen

Palavras Chave:Tolerância a falhas, TMR, Votador, Baixo Consumo de Potência, Somador.

Resumo

            A técnica TMR (Redundância Modular Tripla) é uma das mais tradicionais formas de inserir tolerância a falhas em software e hardware. Quando aplicada ao hardware, a unidade de hardware é triplicada, fazendo com que a função seja realizada em paralelo. Essa técnica gera entradas para um circuito de votação que retorna o voto da maioria observando a saída dos três módulos, resultando em apenas uma saída final. As desvantagens que essa técnica provoca são os aumentos da área ocupada e do consumo de potência. Atualmente, muitos dispositivos portáteis necessitam de circuitos que operem em baixa potência em razão do tempo de vida útil da bateria. Este trabalho apresenta uma arquitetura de baixo consumo de potência com somadores tolerantes a falhas. O objetivo final é que os circuitos projetados com a técnica TMR e as técnicas de baixo consumo de potência gerem circuitos tolerantes a falhas e que possam ser utilizadas em dispositivos portáteis, por consumirem menos energia comparado com o circuito tradicional. A metodologia utilizada envolve diversos testes no simulador elétrico NGSpice e usa a tecnologia preditiva de 32nm de alto desempenho para  implementar duas arquiteturas, sendo uma delas utilizando o circuito dos somadores e do votador tradicional e outra usando o somadores e votador com técnicas de baixo consumo de potência.  Os resultados apresentam a comparação do desempenho, área e potência da arquitetura tradicional com a arquitetura proposta.